CPUの命令サイクル 基本情報技術者試験対策
コンピューターの構成
ＣＰＵは、このように１番から５番の処理を順次繰り返して命令を実行して行きます。
１番目、プログラムカウンターで指定される主記憶から命令を命令レジスタに読み出し（フェッチ）
２番目、命令解読器（デコーダー）で命令レジスタの命令部のコードを解読（デコード）
３番目、命令レジスタのオペラント部で指定される主記憶装置のアドレスからデータを読み出し
４番目、命令の実行
５番目、プログラムカウンターを次の命令のアドレスに更新
この１番から５番の処理を繰り返すことを、命令サイクルといいます。
命令は、命令レジスタに記録されて処理をされますが、この命令の長さは固定ではなく長いものや短いものもあります。
オペラント部は一つではなく複数個ある場合があります。
また、オペラント部がない場合、命令部のみの場合もあります。
後の講習で命令のアドレス指定方式で詳しく説明をしていきます。
ＣＰＵの命令サイクルに関しては、この図のように４段階に分割しているものもあります。
図のように、
最初に、フェッチとプログラムカンターの更新を行います。
次に、命令の解読のデコード
次に、対象データの読出しと実行
最後に、「結果の書込み」を別に分けている場合もあります。
書籍や説明書によっては、このように命令サイクルを説明している場合もあります。
これは、ＣＰＵの仕様などによって異なってきます。
このため試験では、５番目が省略され、１番目から４番目で命令の実行サイクルが出題されている場合もあります。
続きはこちら ↓↓↓
基本情報技術者試験 動画 おすすめ
コンテンツの利用について
こちらをお読みください
